电磁兼容在AD高速电路设计中的应用

电路的复杂性不断增加，多层板和高密度电路板的出现等等都对高速PCB板设计提出了更新更高的要求。本文主要提出的高速PCB电磁兼容设计方案，实现了基于 Cadence 软件的仿真，大大降低了信号完整性，缩短了产品的开发流程和产品开发费用。

【关键词】电磁兼容 高速电路 信号仿真

1 引言

目前，用于各类电子设备和系统的电子器材仍然以印制电路板为主要装配方式。电路的复杂性不断增加，多层板和高密度电路板的出现等等都对高速PCB板设计提出了更新更高的要求。由于PCB上的电子器件密度越来越大，信号频率越来越高，不可避免地会引入EMC的问题。

电子产品在设计一开始就要结合电磁兼容思想，最好对设备的电磁兼容性程度进行分析预测。考虑在电路板的整体布局、电路布线地线设计、各种接插件的影响、滤波设计以及地回路设计中的电磁兼容性问题。并在设计流程中，加入了一些仿真分析，发现PCB板设计的不合理之处，提高了产品的电磁兼容性能。

2 原理图与PCB设计

2.1 高速电路PCB板设计基本规则

在高速电路板上器件布局布置时必须先对所有信号线分类处理，对控制线、数据线、地址线等进行分类处理，对I/O接口线进行分类处理。电路功能模块分割是指分割减少不同类型电路线之间的耦合，特别是分割数字电路和模拟电路，电源线和地线。高速敏感线布线分离是将高速电路板同一层内相邻功能模块之间的串扰和噪声耦合达到最小化。

2.2 多层印制电路板的选取和使用

多层PCB的合理使用能降低EMI辐射，易于实现EMC。在多层PCB上，受扰线的串音应随PCB介质材料厚度的增加而呈线性增大趋势。故对多层PCB，应尽量选用较薄的PCB原材料板。各层的排列顺序也很有讲究。多层印制板设计中一般需要采用20H和2W 原则来确定印制线条间距和边距。

2.3 电源分配系统设计

电源分配系统必须为电路正常工作提供稳定的电压和电流。本课题所设计的AD＼DA电路是高速数模混合电路，需要铺设专门的电源层和地层，就近打孔接入电源层、地层，有效抑制了地弹噪声。也需要对电源层进行分割，分为数字电源和模拟电源。同时，可以将耦电容直接焊接到电路板上，尽量靠近器件的电源引脚，减小了旁路的电感。

2.4 电磁兼容设计及PCB布局

进行PCB的电磁兼容设计，必须针对PCB中的各种电磁干扰产生提出设计要点和解决措施。电磁干扰是指某一电路中的噪声通过导线耦合或者通过共模耦合传到另一电路中引起的干扰，干扰模型如图1所示。如PCB中由几个模块电路组成的电子回路，当某一模块电路上电压或电流发生突变，就会影响到同一回路上模块电路的电压或电流的变化。

由耦合电容传递的干扰可用下公式表示：

Vn=

式中：Vn为噪声电压； 为引起干扰的电压；C12为导线1、2间耦合电容；R为受干扰导线总电阻；C1 、C2分别为导线1、2对地电容。上式简化可为：

Vn=V1=jwRc12V1

由上式可知：减小耦合电容c12就可以降低干扰电压Vn。

3 仿真

3.1 PCB布线优化后仿真

在PCB布线后，需要验证最终的PCB设计较先前设计方案更完善，通过仿真对比验证PCB布线的合理性。改进后高电平和低电平的建立时间分别是3.821ns和4.362ns；改进前高电平和低电平的分别是3.233ns和3.421ns。改进后高低电平的建立时间和保持时间较改进前更为富余，PCB设计通过。当系统达到更高的频率时，就需要充分考虑PCB上的过孔、走线等对信号的影响。

3.2 信号完整性仿真

反射仿真及结果分析。时钟电路是本课题最关键的电路之一，时钟信号仍能保持良好的波形，为减小反射，使整个电路板实现阻抗匹配。采用LVDS方式能有效提高时钟电路的抗干扰性。

放置三个匹配电阻其电路拓扑结构及其仿真波形，从仿真波形可知仿真结果较理想，可以满足实际要求。

串扰仿真及结果分析。LVDS差分布线方式的主要原则就是两条差分线的间距要尽可能小，即使有相邻电路网络通过串扰把噪声干扰进来，又因为差分对传输的信号是两条传输线的电压差，本课题所设计的PCB中的两个网络来进行串扰仿真来判断电路设计是否合理。通过差分方式进行布线，尽量减小布线层和参考层之间的介质层的厚度，有效抑制了串扰的影响。

4 结论

基于电磁兼容的PCB设计在于合理的分层、布局和布线，提高抗电磁干扰的能力以实现PCB整体功能。本文通过模拟仿真试验数据表明在高速PCB设计中运用EMC技术设计方案，利于解决其他项目的EMI问题，有效地降低电磁干扰。

参考文献

[1]张林昌，吕英华，马信山.电磁兼容，电工高新科技丛书[M].北京：机械工业出版社，2000：28-32.

[2]王定华，赵家升.电磁兼容与设计[M].成都：电子科技大学出版社，2002：33-36.

作者单位

施耐德电气（中国）有限公司上海分公司 上海市 200000