基于最小电流选择的运算放大器设计
摘要：设计了一种工作电压为3 V恒跨导满幅CMOS运算放大器，针对轨对轨输入级中存在的跨导不恒定和简单AB类输出级性能偏差这2个问题，提出了利用最小电流选择电路来稳定输入级的总跨导；浮动电流源控制的无截止前馈AB类输出级实现了运放的满幅输出，同时减小了交越失真。该电路通过HSpice进行仿真验证，在0~3 V输入共模范围内，输入级跨导的变化小于3.3%，开环增益为93 dB，单位增益带宽为8 MHz，相位裕量为66°。
关键词：最小电流选择； 恒跨导； 满幅； 运算放大器
中图分类号：TN43234文献标识码：A文章编号：1004373X(2012)04015204
Design of CMOS railtorail operational amplifier based on minimum current selection
WANG Lei, CUI Zhijun
(Ankang University, Ankang 725000, China)
Abstract： A 3V railtorail CMOS operational amplifier with constant transconductance is proposed in this paper. Minimum current selection are used to solve the nonconstant transconductance problem existing in the railtorail input stage. The nocutoff feedforward classAB output stage controlled by floating current source reduces the crossover distortion and achieves railtorail output range. The simulation verification of circuit was performed with Hspice. The results show that, at the commonmode voltage range of 0～3 V, the maximum variation of the transconductance of the input stage is less than 3.3%, and the open loop DC gain, unitygain bandwidth and phase margin are 93 dB, 8 MHz and 66° respectively.
Keywords： minimum current selection; constant transconductance; railtorail; operationlal amplifier
收稿日期：20110926
基金项目： 陕西省教育厅科学研究计划资助项目（07JK176）； 安康学院重点学科支持项目（AYZD201001）； 安康学院高层次人才科研专项项目（AYQDZR200919）0引言
随着集成电路的快速发展，CMOS工艺的低电压低功耗模拟电路受到越来越多的关注。运放作为模拟电路最基本的模块，它的性能至关重要。然而低电压导致运放输入共模范围的降低［1］，传统的PMOS或NMOS差分对输入不能满足大的输入共模范围的要求，因此轨对轨运放应运而生。
通常，轨对轨运放采用2级结构，运放的输出级通常可采用A类或AB类输出级电路来实现，运放整体性能的关键则在于输入级的设计。输入级一般采用PMOS和NMOS并联的互补差分结构。但这种结构带来几个问题：输入级跨导在整个共模输入范围内变化可达到2倍，引起环路增益以及单位增益带宽变大，给频率补偿带来困难，严重时可能会导致系统不稳定。传统的AB类输出级频率特性和动态特性较差，增益带宽积无法做得很高，因此稳定跨导在输入共模范围内恒定和提高输出级电路的增益带宽积和动态特性是轨对轨满幅运放设计的重点。基于上面2个目的，本文提出了一种输入级由最小电流选择技术来稳定跨导、输出级采用浮动电流源控制的前馈AB类CMOS运算放大器。
1输入级的设计
1.1轨对轨运放输入级电路分析
通常运放输入级采用差分输入模式。在CMOS工艺中，差分放大器可通过PMOS或NMOS差分对来实现。但是，通常的差分对不能够满足轨对轨共模输入的要求，因此，实际中常采用的方法是使用NMOS和PMOS互补差分对。简单的轨对轨输入级结构如图1所示。
电路工作范围可分为3个区域：
（1） 当VCM接近VSS时，NMOS 差分对截止，PMOS差分对处于工作状态，gm=gmP；
（2） 当VCM接近VDD时，PMOS差分对截止，NMOS差分对处于工作状态，gm=gmN；
（3） 当VCM处于中间值时， 两差分对均同时工作，gm=gmP+gmN。
图1PMOS/NMOS差分对共模输入范围但此结构存在一个重要问题，即在整个共模输入范围内，输入电路的总跨导不恒定，变化达到2倍，如图2所示。跨导的变化会引起信号的失真并给环路的增益以及运放的频率补偿带来很大的影响。因此要求输入级的跨导在整个共模输入范围内保持恒定。
图2互补差分对跨导与输入共模电压关系目前跨导恒定的方法有4种：
（1） 利用3倍电流镜偏置回路保持尾电流平方根之和恒定来获取恒定的跨导［24］；这种方法缺点是过分依赖于理想的平方律模型，在MOS管工作在强反型层和弱反型层时不能通用。
（2） 利用齐纳二极管使得P、N差分输入对的栅源电压之和为常数［56］；这种技术的缺陷是二极管连接的MOS性能是其两端电压的函数，因此gm共模输入范围内仍然有一些变化。
（3） 使用电平移位［78］使PMOS跨导曲线左移或NMOS跨导曲线右移；这种方法最大的缺陷是需要调整，因为其性能随工艺、温度变化、最佳的直流电平的改变而改变。
（4） 最大/最小电流选择法［911］在电路工作时只选择其中一对电流较大的差分对作为输出。虽电路的设计比较复杂，但它的输出电流连续，不依赖于平方律模型，跨导稳定性好，MOS管可工作于所有区域。本文就是采用最小电流选择的方法设计了运放的输入级。
1.2最小电流选择轨对轨输入级
图3为用最小电流选择技术实现的输入级示意图，若I1=I2=I3=I4=Itail=I，那么选择(IN1′,IP2′)(IN2′,IP1′)中最小的一组电流也就是选择(IN1,IP2)(IN2,IP1)中较大的两路电流值。
具体的最小电流选择电路如图4所示。M1，M2，M3构成2个比例为1∶1的电流镜，同样M4，M5和M6，M7分别为比例为1∶1的电流镜。
图3轨对轨输入级示意图图4最小电流选择电路当Iin1
=min(Iin1,Iin2)（2）若输入级差分对管选取合适的尺寸，使其在饱和状态时有：gmN=gmP=gmT。假设VIN+>VIN－，结合图5输出级的共源共栅电路，可得：Io2－Io1=min(IN2′,IP1′)－min(IN1′,IP2′)
=(I－max(IN2,IP1))－(I－max(IN1,IP2))
=gmT(VIN+－VIN－)（3）由公式(3)可以看出最小电流选择技术稳定了运放输入级的跨导。
2浮动电流源控制的前馈AB类输出级
运放输出级的作用是在可接受的信号失真限度内将输入级的信号有效地传递给负载，同时为保证运放有较好的频率特性，进行必要的频率补偿。最小电流选择电路通常与折叠式共源共栅放大器结合使用，在获得较大增益的同时也可满足低电压的要求。依据上述要求，将折叠共源共栅作为有源负载与AB类前馈式输出级相结合，组成浮动电流源控制的无截止前馈AB类输出。在保证较小动态失真的前提下实现信号的满幅输出。
输出级的电路原理图如图5所示。M43，M44为2个共源级放大输出管，M33，M43，M39，M40和M41，M42，M34，M44形成2个跨导线性回路，Ibias1=Ibias2=Io。依据基尔霍夫电压定律有：VSG39+VSG40=VSG33+VSG43
VGS41+VGS42=VGS34+VGS44（4）调节M33，M40，M34，M41使得：VSG40=VSG33,VGS41=VGS34（5）根据公式（3）、（4），可以得到：I43=(W/L)43(W/L)39Io,I44=(W/L)44(W/L)42Io(6)设置(W/L)43/(W/L)39=(W/L)44/(W/L)42,这样输出级静态电流保持不变，静态工作点不受输入共模电压变化的影响。此外M33、M34还保证了M43、M44的栅极之间有一个稳定的电压，使它们均偏置在饱和区，当输入电流流入AB类输出级时，M33电流增加量等于M34的电流减小量，输出管M43、M44的栅级电压升高，输出级电路从电路输出点抽取电流，直到流过M33的电流为IM30。浮动电流源和AB类控制浮动电流源电路具有相同的结构和尺寸，浮动电流源补偿了AB类控制电路对电源电压的依赖性，减小了电源电压变化对输出级静态电流的影响。C1、C2为密勒补偿电容，对电路进行频率补偿，实现系统的稳定。
图5无截止前馈AB类输出级3整体电路与仿真结果分析
运算放大器的整体电路如图6所示。在0.6 μmBiCMOS工艺下，用HSpice软件对该运算放大器进行了仿真验证，仿真时在3 V单电源供电的全典型状态下进行。
图6采用最小电流选择技术实现的轨对轨CMOS运算放大器图7为输入级跨导的仿真结果，由图可见，在0~3 V的共模输入电压变化范围内，整个输入级跨导最大变化为3.3%,小于文献［1112］中的7%和6%。
图8为运放的幅频和相频特性曲线，负载电阻为10 kΩ、电容为10 pF。直流开环增益为93 dB，相位裕量为66°。
图9、图10分别为共模输入范围曲线和输出电压摆幅曲线，从图中可以看出运放的输入输出均达到轨对轨的要求。运放的其他仿真参数如表1所示。
4结语
本文设计了一种轨对轨运算放大器。针对轨对轨输入级中跨导不恒定和简单的AB类输出性能较差这两个问题，选择采用最小电流选择电路来稳定输入级的跨导，使用浮动电流源控制的无截止前馈AB类输出级减小输出端的动态失真和对电源电压的依赖性，实现运放的满幅输出。仿真结果表明，该运放输入级的跨导在整个共模输入范围内仅变化了3.3%，运放各个指标性能良好，适合于低压低功耗的系统。
图7输入级跨导曲线图8运放的频率响应图9共模输入范围曲线表1运放的其他仿真参数
共模抑制比（CMRR） /dB84电源电压抑制比（PSRR） /dB120正压摆率 /(V/μs)1.3 负压摆率 /(V/μs)0.73静态功耗 /μW163.589 失调电压 /μV48
图10输出电压摆幅曲线参考文献
［1］HUIJSING J H, LINEBARGER D. Lowvoltage operational amplifier with railtorail input and output ranges \[J\]. IEEE Journal of SolidState Circuits, 1985, sc20(6): 11441150.
［2］NAGARAJ K.Constant transconductance CMOS amplifier input stage with railtorail input common mode voltage \[J\]. IEEE Transanctions on Circuits and SystemsⅡ: Analog and Digital Signal Processing, 1995, 42(5): 366368.
［3］程梦璋.一种轨对轨CMOS运算放大器的设计［J］.微电子学与计算机,2007,24(11):124130.
［4］HOGERVORST R, TERO J P, ESCHAUZIER R G H, et al. A compact powerefficient 3V CMOS railtorail input/output operational amplifier for VLSI cell libraries \[J\]. IEEE Journal of SolidState Circuits, 1994, 29 (12): 15051513.
［5］SAKURAI S, ISMAIL M. Robust design of railtorail CMOS operational amplifiers for a low power supply voltage \[J\]. IEEE Journal of SolidStateCircuits, 1996, 31 (2): 146156.
［6］CARRILLO J M, DUQUECARRILLO J F, AUSIN J L, et al. Railtorail constantgm operational amplifier for video applications \[J\]. Integration the VLSI Journal, 2004, 37 (1): 116.
［7］CARRILLO J M, DUQUECARRILLO J F, AUSIN J L, et al. Constantgm constant slewrate highbandwidth lowvoltage railtorail CMOS input stage for VLSI cell libraries \[J\]. IEEE Journal of SolideState Circuit, 2003, 38 (8): 13641372.
［8］WANG M, MAYHUGH T L, Jr., EMBABI S H K et al. Constantgm railtorail CMOS opamp input stage with overlapped transition region \[J\]. IEEE Journal of SolideState Circuit, 1999, 31 (2): 148156.
