开关电流电路延迟线的设计
摘 要:详细分析了开关电流(SI)电路第二代存储单元的传输函数和主要缺点,在此基础上设计了延迟线电路,并减小了电路中的时钟馈通误差和传输误差。HSpice仿真结果表明,该电路能精确地对输入信号进行采样保持,并且能无失真延迟任意时钟周期,可作为离散时间系统的基本单元电路。
关键词:开关电流; 第二代存储单元; 延迟线; HSpice
中图分类号:TN432 文献标识码:A
文章编号:1004-373X(2010)11-0173-02
Design of Delay-line Circuit in Switched-current Circuit
GU Liu-ping
(Changzhou Institute of Light Industry Technology, Changzhou 213164, China)
Abstract: The transfer function and main defects of the second-generation memory-cell in the switched-current circuit are analyzed. Based on the analysis, the delay-line circuit which can reduce the clock feedthrough erors and transfer errors in the circuit was designed. The simulation results in HSpice show that the circuit can sample and keep the input signal accutately, delay any clock periods without distortion, and can be taken as the basic unit circuit of a discrete time system.
Keywords: switched-current; second-generation memory-cell; delay-line; HSpice
0 引 言
开关电流技术是近年来提出的一种新的模拟信号采样、保持、处理技术。与已成熟的开关电容技术相比,开关电流技术不需要线性电容和高性能运算放大器,整个电路均由MOS管构成,因此可与标准数字CMOS工艺兼容,可与数字电路使用相同工艺,并集成在同一块芯片上,所以也有人称之为数字工艺的模拟技术。但是开关电流电路中存在一些非理想因素,如时钟馈通误差和传输误差,它直接影响到电路的性能\。
本文详细分析了第二代开关电流存储单元存在的问题,提出了改进方法,并设计了延迟线电路。此电路可以精确地对信号进行采样并延迟任意时钟周期。解决了第二代开关电流存储单元产生的误差,利用此电路可以方便地构造各种离散时间系统函数\。
1 第二代开关电流存储单元分析
第二代开关电流存储单元,在φ1(n-1)相,S1,S2闭合,S3断开,晶体管M连成二极管形式,输入电流ii与偏置电流I之和给栅源极间电容C充电。随着充电的进行,栅极电压vgs达到使M能维持整个输入电流的电平,栅极充电电流减至零,达到稳态,此时M的漏极电流为:
Id(n-1)=ii(n-1)+I
在φ2(n)相,S1,S2断开,S3闭合,此时输出端电流为:
io(n)=I-Id(n-1)=-ii(n-1)
Z域传输函数为:
H(z)=-z-1/2
综上可看出,晶体管M既作为输入存储管又作为输出管,输出电流io仅在φ2相期间获得。
2 延迟线
从结果来看,由于时钟馈通误差和传输误差的存在,第二代开关电流存储单元(以下简称基本存储单元)输出波形严重失真,尤其是级联后的电路失真更加严重,无法应用到实际中,所以,设计延迟线电路\。
电路原理如下:电路是一个由N+1个并联存储单元组成的阵列,且由时钟序列控制。在时钟的φ0相,存储单元M0接收输入信号,而单元M1提供其输出。类似的,在φ1相,单元M1接收输入信号,单元M2提供其输出。这个过程一直持续到单元MN接收其输入信号,单元M0提供其输出信号为止,然后重复循环。显然,每个单元都是在其下一个输入之前一个周期,即在其前一个输出相N个周期(NT)之后,提供输出信号。如取N=1,则延迟线是一个反相单位延迟单元,或连续输入信号时,它是一个采样保持电路,此时,延迟线电路和基本存储单元相同。请注意,对于循环的N-1个时钟相,每个存储单元既不接收信号也不提供信号。在这些时刻,存储晶体管上的漏电压值变化到迫使每个偏置电流和保持在其有关存储晶体管中的电流之间匹配\。给出Z域传输函数为:
H(z)=-z-N
用基本存储单元级联延迟N个周期,则需要2N个基本存储单元级联,并且电路的时钟馈通误差和传输误差会随着N的增加越来越严重,到最后原信号将淹没在误差信号中。延迟线电路若要实现信号延迟N个时钟周期,则需要N+1个并联存储单元组成,并且需要N+1种时序。由于这种电路结构不需要级联,所以并不会像基本存储单元级联那样使得时钟馈通误差和传输误差越来越大。但是时钟馈通误差和传输误差仍然存在,以下给出解决办法。
3 时钟馈通误差及传输误差的改善
3.1 时钟馈通误差的改善
改善时钟馈通误差可采用S2I电路。它的工作原理为:在φ1a相,Mf的栅极与基准电压Vref相连,此时Mf为Mc提供偏置电流J。Mc中存储的电流为ic=J+ii。当φ1a由高电平跳变为低电平时,由于时钟馈通效应等因素造成Mc单元存储的电流中含有一个电流误差值,假设它为Δii,则Mc中存储的电流为ic=J+ii+Δii。在φ1b相期间,细存储管Mf对误差电流进行取样,由于输入电流仍然保持着输入状态,所以Mf中存储的电流为If=J+Δii。当φ1b由高电平跳变为低电平时,考虑到ΔiiJ,所以可以认为Mf和Mc的漏极端子为“虚地”端,即此时Mf和Mc的漏极端电压与没有信号输入时的电压非常接近。在φ2相为高电平期间,由φ1b的时钟馈通效应在Mf产生的误差电流为δi,则If=J+Δii+δi,由于δi是由Δii产生的,且δiΔii,所以输出电流io=If-Ic=-ii+δi,由于Δii已经被抵消,而δi很小,所以可以认为输出电流与输入电流相等\。
3.2 传输误差的改善
传输误差产生的原因是当电路级联时,因为传输的是电流信号,要想信号完全传输到下一级,必须做到输出阻抗无穷大,但在实际中是不可能实现的,只能尽可能地增加输出阻抗。
计算出输出电阻为:
Rout=1gc1+gmbgmr11gr1+1gr2-1〗1gb
与第二代基本存储单元相比,输出电阻增大
1+gmbgmr11gr1+1gr2-1〗1gb倍。
结合S2I电路与调整型共源共栅结构电路的优点,构造调整型共源共栅结构S2I存储单元。
采用0.5 μm CMOS工艺,level 49 CMOS模型对电路仿真,仿真参数如下:
所有NMOS衬底接地,所有PMOS衬底接电源,所有开关管宽长比均为0.5 μm/0.5 μm。输入信号为振幅50 μA,频率为200 kHz的正弦信号,时钟频率为5 MHz, Vref=2.4 V,VDD=5 V\。表1中给出了主要晶体管仿真参数。
表1 主要晶体管参数
M1W/L2.5 μm/2 μmM5W/L1μm/1 μm
M2W/L20 μm/1 μmM6W/L5μm/1 μm
M3W/L25 μm/0.5 μmM7W/L1 μm/1 μm
M4W/L6 μm/2 μmM8W/L13.5 μm/1 μm
将原电路按照延迟线的结构连接并仿真,延迟3个时钟周期(相当于6个基本存储单元级联),仿真结果如图1所示。
图1 调整型共源共栅结构延迟线仿真图
4 结 语
详细分析了第二代开关电流存储单元存在的缺点,提出了改进方法,并设计了可以延迟任意时钟周期的延迟线电路,仿真结果表明,该电路具有极高的精度,从而使该电路能应用于实际当中。其Z域传输函数为H(z)=-z-N,在实际应用中,该电路可作为离散时间系统的基本单元电路\。
由于开关电流技术具有与标准数字CMOS工艺兼容的特点,整个电路均由MOS管构成,这一技术在以后的数模混合集成电路中将有广阔的发展前景\。
参考文献
[1]MARTINS J M, DIAS V F. Harmonic distortion in switched-current audio memory cells\. IEEE Trans.on Circuits and Systems-II, 1999, 46(3): 326-334.
[2]HUGHES J B, MOULDING K W. S2I: A two-step approach to switched-currents\. IEEE Proc. Int. Symp. Circ. Syst., 1993, 2: 1235-1238.
[3]高清运,秦世才,贾香莲.离散时间积分器特性研究\.南开大学学报,2000(12):20-25.
[4]Behazad Razavi.模拟CMOS集成电路设计\.陈贵灿,译.西安:西安交通大学出版社,2003.
[5]李拥平,石寅.一种开关电流电路时钟馈通的补偿技术\.半导体学报,2003,24(7):67-68.
[6]TOUMAZOU C, HUGHES J B, BATTERSBY N C.开关电流-数字工艺的模拟技术\.姚玉洁,译.北京:高等教育出版社,1997.
[7]蔡良军.开关电流电路及其Sigma-Delta调制器的研究\.桂林:桂林电子科技大学,2007.
[8]李拥平.高性能开关电流存储单元及其Sigma-Delta调制器的研究\.北京:中国科学院,2004.
